您好, 登录| 注册|
论坛导航
您好, 登录| 注册|
子站:
产品/技术
应用分类

4种高速转换器时钟分配器件的端接方法

2019-09-16 14:28 来源:面包板 编辑:Janet

使用时钟分配器件或者扇出缓冲器为ADC和DAC提供时钟时,需要考虑印刷电路板上的走线和输出端接,这是信号衰减的两个主要来源。时钟信号衰减会增加抖动,因此对驱动器输出的端接很重要。为了避免抖动和时钟质量降低的不利影响,需要使用恰当的信号端接方法。4种端接方法分享给你。

- Z0是传输线的阻抗;                

- ZOUT 是驱动器的输出阻抗,                

- ZIN 是接收器的输入阻抗。                

永利游戏平台下载 - PS:这里仅显示CMOS和PECL/LVPECL电路。

串行端接

永利游戏平台下载 实际上,因为阻抗会随频率动态变化,难以达到阻抗匹配,所以缓冲器输出端可以省去电阻(R)。

4种高速转换器时钟分配器件的端接方法

优势:

永利游戏平台下载        - 低功耗解决方案(没有对地的吸电流)                

永利游戏平台下载        - 很容易计算R的值 R (Z0 – ZOUT).        

弱点:

永利游戏平台下载        - 上升/下降时间受RC电路的影响,增加抖动                

       - 只对低频信号有效                

备注:

       - CMOS驱动器                

永利游戏平台下载        - 不适合高频时钟CMOS drivers信号                

       - 适合低频时钟信号和非常短的走线          

下拉电阻

CMOS                

4种高速转换器时钟分配器件的端接方法

永利游戏平台下载 优势:非常简单(R = Z0)

永利游戏平台下载 弱点:高功耗

备注:不推荐

LVPECL 

4种高速转换器时钟分配器件的端接方法            

优势:

永利游戏平台下载        - 简单的3电阻解决方案。                

永利游戏平台下载        - 就节能而言稍好一点,相对于4电阻端接来说节省一个电阻。                

备注:推荐。端接电阻尽可能靠近PECL接收器放置。

交流端接

永利游戏平台下载 CMOS  

4种高速转换器时钟分配器件的端接方法永利游戏平台下载              

优势:没有直流功耗。

备注:为避免较高功耗,C应该很小,但也不能太小而导致吸电流。

永利游戏平台下载 LVPECL

4种高速转换器时钟分配器件的端接方法                

优势:交流耦合允许调整偏置电压。避免电路两端之间的能量流动。

永利游戏平台下载 弱点:交流耦合只推荐用于平衡信号(50%占空比的时钟信号)。

备注:交流耦合电容的ESR值和容值应该很低。

电阻桥

CMOS

4种高速转换器时钟分配器件的端接方法

优势:功耗实现合理的权衡取舍。

弱点:单端时钟用两个器件。

LVPECL                

4种高速转换器时钟分配器件的端接方法

弱点:差分输出逻辑用4个外部器件。

备注:3.3V LVPECL驱动器广泛应用端接。

标签: 时钟 端接

声明:本网站原创内容,如需转载,请注明出处;本网站转载的内容(文章、图片、视频)等资料版权归原网站所有。如我们采用了您不宜公开的文章或图片,未能及时和您确认,避免给双方造成不必要的经济损失,请电邮联系我们,以便迅速采取适当处理措施;欢迎投稿,邮箱:editor@netbroad.com。

相关阅读

微信关注
技术专题 更多>>
2019香港消费永利展
IFA2019 德国柏林国际永利消费展

头条推荐

2019慕尼黑上海永利展
客服热线
服务时间:周一至周五9:00-18:00
微信关注
免费技术研讨会
获取一手干货分享

永利游戏平台下载互联网违法不良信息举报

Reporting Internet Illegal and Bad Information
editor@netbroad.com
400-003-2006